1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
|
#!/usr/bin/env python
#
# Copyright 2010 Ettus Research LLC
#
# This program is free software: you can redistribute it and/or modify
# it under the terms of the GNU General Public License as published by
# the Free Software Foundation, either version 3 of the License, or
# (at your option) any later version.
#
# This program is distributed in the hope that it will be useful,
# but WITHOUT ANY WARRANTY; without even the implied warranty of
# MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
# GNU General Public License for more details.
#
# You should have received a copy of the GNU General Public License
# along with this program. If not, see <http://www.gnu.org/licenses/>.
#
########################################################################
# Template for raw text data describing registers
# name addr[bit range inclusive] default optional enums
########################################################################
REGS_TMPL="""\
########################################################################
## address 0
########################################################################
sdio_bidirectional 0[7] 0 input, io
lsb_msb_first 0[6] 0 msb, lsb
soft_reset 0[5] 0
sleep_mode 0[4] 0
power_down_mode 0[3] 0
x_1r_2r_mode 0[2] 0 2r, 1r
pll_lock_indicator 0[1] 0
########################################################################
## address 1
########################################################################
filter_interp_rate 1[6:7] 0 1x, 2x, 4x, 8x
modulation_mode 1[4:5] 0 none, fs_2, fs_4, fs_8
zero_stuff_mode 1[3] 0
mix_mode 1[2] 1 complex, real
modulation_form 1[1] 0 e_minus_jwt, e_plus_jwt
data_clk_pll_lock_sel 1[0] 0 pll_lock, data_clk
########################################################################
## address 2
########################################################################
signed_input_data 2[7] 0 signed, unsigned
two_port_mode 2[6] 0 two_port, one_port
dataclk_driver_strength 2[5] 0 weak, strong
dataclk_invert 2[4] 0
oneportclk_invert 2[2] 0
iqsel_invert 2[1] 0
iq_first 2[0] 0 i_first, q_first
########################################################################
## address 3
########################################################################
data_rate_clock_output 3[7] 0 pll_lock, spi_sdo
pll_divide_ratio 3[0:1] 0 div1, div2, div4, div8
########################################################################
## address 4
########################################################################
pll_state 4[7] 0 off, on
auto_cp_control 4[6] 0 auto, manual
pll_cp_control 4[0:2] 0 50ua=0, 100ua=1, 200ua=2, 400ua=3, 800ua=7
########################################################################
## address 5 and 9
########################################################################
idac_fine_gain_adjust 5[0:7] 0
qdac_fine_gain_adjust 9[0:7] 0
########################################################################
## address 6 and A
########################################################################
idac_coarse_gain_adjust 6[0:3] 0
qdac_coarse_gain_adjust 0xA[0:3] 0
########################################################################
## address 7, 8 and B, C
########################################################################
idac_offset_adjust_msb 7[0:7] 0
idac_offset_adjust_lsb 8[0:1] 0
idac_ioffset_direction 8[7] 0 out_a, out_b
qdac_offset_adjust_msb 0xB[0:7] 0
qdac_offset_adjust_lsb 0xC[0:1] 0
qdac_ioffset_direction 0xC[7] 0 out_a, out_b
"""
########################################################################
# Template for methods in the body of the struct
########################################################################
BODY_TMPL="""\
boost::uint8_t get_reg(boost::uint8_t addr){
boost::uint8_t reg = 0;
switch(addr){
#for $addr in sorted(set(map(lambda r: r.get_addr(), $regs)))
case $addr:
#for $reg in filter(lambda r: r.get_addr() == addr, $regs)
reg |= (boost::uint8_t($reg.get_name()) & $reg.get_mask()) << $reg.get_shift();
#end for
break;
#end for
}
return reg;
}
boost::uint16_t get_write_reg(boost::uint8_t addr){
return (boost::uint16_t(addr) << 8) | get_reg(addr);
}
boost::uint16_t get_read_reg(boost::uint8_t addr){
return (boost::uint16_t(addr) << 8) | (1 << 7);
}
"""
if __name__ == '__main__':
import common; common.generate(
name='ad9777_regs',
regs_tmpl=REGS_TMPL,
body_tmpl=BODY_TMPL,
file=__file__,
)
|
