aboutsummaryrefslogtreecommitdiffstats
path: root/fpga/usrp3/tools/scripts
ModeNameSize
-rw-r--r--check_config.json297logstatsplain
-rwxr-xr-xgit-hash.sh2203logstatsplain
-rwxr-xr-xise_jtag_program.sh329logstatsplain
-rwxr-xr-xlaunch_modelsim.sh2065logstatsplain
-rwxr-xr-xlaunch_vivado.py16966logstatsplain
-rwxr-xr-xlaunch_vivado.sh2153logstatsplain
-rwxr-xr-xlaunch_vlint.sh4282logstatsplain
-rw-r--r--setupenv_base.sh18780logstatsplain
-rwxr-xr-xshared-ip-loc-manage.sh2666logstatsplain
-rw-r--r--viv_check_syntax.tcl271logstatsplain
-rw-r--r--viv_gen_ip_makefile.py1758logstatsplain
-rw-r--r--viv_gen_part_id.py1485logstatsplain
-rw-r--r--viv_generate_bd.tcl2765logstatsplain
-rw-r--r--viv_generate_hls_ip.tcl1342logstatsplain
-rw-r--r--viv_generate_ip.tcl1558logstatsplain
-rw-r--r--viv_hardware_utils.tcl3088logstatsplain
-rw-r--r--viv_ip_utils.tcl4953logstatsplain
-rw-r--r--viv_ip_xci_editor.py4683logstatsplain
-rw-r--r--viv_sim_project.tcl6828logstatsplain
-rw-r--r--viv_strategies.tcl7103logstatsplain
-rw-r--r--viv_synth.tcl403logstatsplain
-rw-r--r--viv_utils.tcl12109logstatsplain
-rwxr-xr-xxil_bitfile_parser.py3175logstatsplain