scripts « tools « usrp3 « fpga - uhd

Mode	Name	Size
-rw-r--r--	check_config.json	297	log stats plain
-rwxr-xr-x	git-hash.sh	2203	log stats plain
-rwxr-xr-x	ise_jtag_program.sh	329	log stats plain
-rwxr-xr-x	launch_modelsim.sh	2065	log stats plain
-rwxr-xr-x	launch_vivado.py	16966	log stats plain
-rwxr-xr-x	launch_vivado.sh	2153	log stats plain
-rwxr-xr-x	launch_vlint.sh	4282	log stats plain
-rw-r--r--	setupenv_base.sh	18652	log stats plain
-rwxr-xr-x	shared-ip-loc-manage.sh	2666	log stats plain
-rw-r--r--	viv_check_syntax.tcl	271	log stats plain
-rw-r--r--	viv_gen_ip_makefile.py	1758	log stats plain
-rw-r--r--	viv_gen_part_id.py	1485	log stats plain
-rw-r--r--	viv_generate_bd.tcl	2765	log stats plain
-rw-r--r--	viv_generate_hls_ip.tcl	1342	log stats plain
-rw-r--r--	viv_generate_ip.tcl	1558	log stats plain
-rw-r--r--	viv_generate_patch_ip.tcl	2032	log stats plain
-rw-r--r--	viv_hardware_utils.tcl	3088	log stats plain
-rw-r--r--	viv_ip_utils.tcl	4953	log stats plain
-rw-r--r--	viv_ip_xci_editor.py	5016	log stats plain
-rw-r--r--	viv_sim_project.tcl	6828	log stats plain
-rw-r--r--	viv_strategies.tcl	7290	log stats plain
-rw-r--r--	viv_synth.tcl	403	log stats plain
-rw-r--r--	viv_utils.tcl	12109	log stats plain
-rwxr-xr-x	xil_bitfile_parser.py	3175	log stats plain