timescale.v « verilog « rtl « xge « lib « usrp3 « fpga - uhd - Ettus' UHD Repository

about summary refs log tree commit diff stats

path: root/fpga/usrp3/lib/xge/rtl/verilog/timescale.v

blob: 64502185f1ca1e2ff5eb73d8181b40beda63d204 (plain)

1	`timescale 1ps / 1ps