verilog « bench « spi « opencores « usrp2 « fpga - uhd - Ettus' UHD Repository

about summary refs log tree commit diff stats

path: root/fpga/usrp2/opencores/spi/bench/verilog

Mode	Name	Size
-rw-r--r--	spi_slave_model.v	3637	log stats plain
-rw-r--r--	tb_spi_top.v	12701	log stats plain
-rw-r--r--	wb_master_model.v	5722	log stats plain