/fpga/usrp3/top/n3xx/dboards/mg/doc/
../
CPLD.md
mg_timing.xlsx