/fpga/usrp2/opencores/spi/rtl/verilog/