tools: update FPGA functional verification tests for X3x0 mcr's & dpdk

-Added test cases for the 184.32MHz clock rate.
-Removed some extra test cases for 200MHz clock rate in order to
cut down on test time.
-Added DPDK test cases (copied from 10gige and 2x_10gige test cases).

1 files changed, 132 insertions, 82 deletions

diff --git a/tools/gr-usrptest/apps/usrp_fpga_funcverif.py b/tools/gr-usrptest/apps/usrp_fpga_funcverif.py
index 903808abe..ecaf9b4bc 100755
--- a/tools/gr-usrptest/apps/usrp_fpga_funcverif.py
+++ b/tools/gr-usrptest/apps/usrp_fpga_funcverif.py
@@ -545,123 +545,172 @@ FUNCVERIF_SETTINGS = {
         ],
     },
     'x3x0_10gige': {
-        '--args': "type=x300,addr={addr},{args}",
+        '--args': "type=x300,addr={addr},master_clock_rate={master_clock_rate},{args}",
         '--seq-threshold': 0,
         '--drop-threshold': 0,
         '--underrun-threshold': 100,
         '--overrun-threshold': 100,
         '--duration': 60,
         '__tests': [
-            {'--rx_rate': 10e6,  '--channels': '0'},
-            {'--rx_rate': 50e6,  '--channels': '0'},
-            {'--rx_rate': 100e6, '--channels': '0'},
-            {'--rx_rate': 200e6, '--channels': '0'},
-            {'--rx_rate': 10e6,  '--channels': '1'},
-            {'--rx_rate': 50e6,  '--channels': '1'},
-            {'--rx_rate': 100e6, '--channels': '1'},
-            {'--rx_rate': 200e6, '--channels': '1'},
-
-            {'--rx_rate': 10e6,  '--channels': '0,1'},
-            {'--rx_rate': 50e6,  '--channels': '0,1'},
-            {'--rx_rate': 100e6, '--channels': '0,1'},
-
-            {'--tx_rate': 10e6,  '--channels': '0'},
-            {'--tx_rate': 50e6,  '--channels': '0'},
-            {'--tx_rate': 100e6, '--channels': '0'},
-            {'--tx_rate': 200e6, '--channels': '0'},
-            {'--tx_rate': 10e6,  '--channels': '1'},
-            {'--tx_rate': 50e6,  '--channels': '1'},
-            {'--tx_rate': 100e6, '--channels': '1'},
-            {'--tx_rate': 200e6, '--channels': '1'},
-
-            {'--tx_rate': 10e6,  '--channels': '0,1'},
-            {'--tx_rate': 50e6,  '--channels': '0,1'},
-            {'--tx_rate': 100e6, '--channels': '0,1'},
-
-            {'--rx_rate': 10e6,   '--tx_rate': 10e6},
-            {'--rx_rate': 50e6,   '--tx_rate': 50e6},
-            {'--rx_rate': 100e6,  '--tx_rate': 100e6},
-
-            {'--rx_rate': 200e6,  '--tx_rate': 200e6, '--channels': 0},
-
-            {'--rx_rate': 10e6,   '--tx_rate': 10e6, '--channels': '0,1'},
-            {'--rx_rate': 50e6,   '--tx_rate': 50e6, '--channels': '0,1'},
-
-            {'--rx_rate': 200e6, '--tx_rate': 200e6, '--channels': '1',   '--duration': 600},
-            {'--rx_rate': 100e6, '--tx_rate': 100e6, '--channels': '0,1', '--duration': 600}
+            {'--rx_rate': 10e6,  'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--rx_rate': 100e6, 'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--rx_rate': 200e6, 'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--rx_rate': 10e6,  'master_clock_rate': '200e6',  '--channels': '1'},
+            {'--rx_rate': 100e6, 'master_clock_rate': '200e6',  '--channels': '1'},
+            {'--rx_rate': 200e6, 'master_clock_rate': '200e6',  '--channels': '1'},
+            {'--rx_rate': 9.216e6,  'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--rx_rate': 92.16e6,  'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--rx_rate': 184.32e6, 'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--rx_rate': 9.216e6,  'master_clock_rate': '184.32e6',  '--channels': '1'},
+            {'--rx_rate': 92.16e6,  'master_clock_rate': '184.32e6',  '--channels': '1'},
+            {'--rx_rate': 184.32e6, 'master_clock_rate': '184.32e6',  '--channels': '1'},
+
+            {'--rx_rate': 10e6,  'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--rx_rate': 100e6, 'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--rx_rate': 9.216e6,  'master_clock_rate': '184.32e6','--channels': '0,1'},
+            {'--rx_rate': 92.16e6,  'master_clock_rate': '184.32e6','--channels': '0,1'},
+
+            {'--tx_rate': 10e6,  'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--tx_rate': 100e6, 'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--tx_rate': 200e6, 'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--tx_rate': 10e6,  'master_clock_rate': '200e6',  '--channels': '1'},
+            {'--tx_rate': 100e6, 'master_clock_rate': '200e6',  '--channels': '1'},
+            {'--tx_rate': 200e6, 'master_clock_rate': '200e6',  '--channels': '1'},
+            {'--tx_rate': 9.216e6,  'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--tx_rate': 92.16e6,  'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--tx_rate': 184.32e6, 'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--tx_rate': 9.216e6,  'master_clock_rate': '184.32e6',  '--channels': '1'},
+            {'--tx_rate': 92.16e6,  'master_clock_rate': '184.32e6',  '--channels': '1'},
+            {'--tx_rate': 184.32e6, 'master_clock_rate': '184.32e6',  '--channels': '1'},
+
+            {'--tx_rate': 10e6,  'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--tx_rate': 100e6, 'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--tx_rate': 9.216e6,  'master_clock_rate': '184.32e6',  '--channels': '0,1'},
+            {'--tx_rate': 92.16e6,  'master_clock_rate': '184.32e6',  '--channels': '0,1'},
+
+            {'--rx_rate': 10e6,   'master_clock_rate': '200e6',  '--tx_rate': 10e6},
+            {'--rx_rate': 100e6,  'master_clock_rate': '200e6',  '--tx_rate': 100e6},
+            {'--rx_rate': 9.216e6,   'master_clock_rate': '184.32e6',  '--tx_rate': 9.216e6},
+            {'--rx_rate': 92.16e6,   'master_clock_rate': '184.32e6',  '--tx_rate': 92.16e6},
+
+            {'--rx_rate': 200e6,  '--tx_rate': 200e6,  'master_clock_rate': '200e6',  '--channels': 0},
+            {'--rx_rate': 184.32e6,  '--tx_rate': 184.32e6,  'master_clock_rate': '184.32e6',  '--channels': 0},
+
+            {'--rx_rate': 10e6,   '--tx_rate': 10e6,  'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--rx_rate': 9.216e6,   '--tx_rate': 9.216e6,  'master_clock_rate': '184.32e6',  '--channels': '0,1'},
+
+            {'--rx_rate': 200e6, '--tx_rate': 200e6,  'master_clock_rate': '200e6',  '--channels': '1',   '--duration': 600},
+            {'--rx_rate': 100e6, '--tx_rate': 100e6,  'master_clock_rate': '200e6',  '--channels': '0,1', '--duration': 600},
+            {'--rx_rate': 184.32e6, '--tx_rate': 184.32e6,  'master_clock_rate': '184.32e6',  '--channels': '1',   '--duration': 600},
+            {'--rx_rate': 92.16e6,  '--tx_rate': 92.16e6,   'master_clock_rate': '184.32e6',  '--channels': '0,1', '--duration': 600},
         ],
     },
     'x3x0_1gige': {
-        '--args': "type=x300,addr={second_addr},{args}",
+        '--args': "type=x300,addr={second_addr},master_clock_rate={master_clock_rate},{args}",
         '--seq-threshold': 0,
         '--drop-threshold': 0,
         '--underrun-threshold': 100,
         '--overrun-threshold': 100,
         '--duration': 60,
         '__tests': [
-            {'--rx_rate': 1e6,   '--channels': '0'},
-            {'--rx_rate': 10e6,  '--channels': '0'},
-            {'--rx_rate': 25e6,  '--channels': '0'},
-            {'--rx_rate': 1e6,   '--channels': '0,1'},
-            {'--rx_rate': 10e6,  '--channels': '0,1'},
-
-            {'--tx_rate': 1e6,   '--channels': '0'},
-            {'--tx_rate': 10e6,  '--channels': '0'},
-            {'--tx_rate': 25e6,  '--channels': '0'},
-            {'--tx_rate': 1e6,   '--channels': '0,1'},
-            {'--tx_rate': 10e6,  '--channels': '0,1'},
-
-            {'--rx_rate': 1e6 , '--tx_rate': 1e6},
-            {'--rx_rate': 10e6, '--tx_rate': 10e6},
-            {'--rx_rate': 25e6, '--tx_rate': 25e6},
-            {'--rx_rate': 1e6,  '--tx_rate': 1e6,  '--channels': '0,1'},
-            {'--rx_rate': 10e6, '--tx_rate': 10e6, '--channels': '0,1'},
+            {'--rx_rate': 1e6,   'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--rx_rate': 25e6,  'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--rx_rate': 1e6,   'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--rx_rate': 0.9216e6,   'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--rx_rate': 23.04e6,    'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--rx_rate': 0.9126e6,   'master_clock_rate': '184.32e6',  '--channels': '0,1'},
+
+            {'--tx_rate': 1e6,   'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--tx_rate': 25e6,  'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--tx_rate': 1e6,   'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--tx_rate': 10e6,  'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--tx_rate': 0.9216e6,   'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--tx_rate': 23.04e6,    'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--tx_rate': 0.9216e6,   'master_clock_rate': '184.32e6',  '--channels': '0,1'},
+            {'--tx_rate': 9.216e6,    'master_clock_rate': '184.32e6',  '--channels': '0,1'},
+
+            {'--rx_rate': 1e6,  '--tx_rate': 1e6,   'master_clock_rate': '200e6'},
+            {'--rx_rate': 25e6, '--tx_rate': 25e6,  'master_clock_rate': '200e6'},
+            {'--rx_rate': 1e6,  '--tx_rate': 1e6,   'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--rx_rate': 10e6, '--tx_rate': 10e6,  'master_clock_rate': '200e6', '--channels': '0,1'},
+            {'--rx_rate': 0.9216e6,  '--tx_rate': 0.9216e6,   'master_clock_rate': '184.32e6'},
+            {'--rx_rate': 23.04e6,   '--tx_rate': 23.04e6,    'master_clock_rate': '184.32e6'},
+            {'--rx_rate': 0.9216e6,  '--tx_rate': 0.9216e6,   'master_clock_rate': '184.32e6',  '--channels': '0,1'},
+            {'--rx_rate': 9.216e6,   '--tx_rate': 9.216e6,    'master_clock_rate': '184.32e6', '--channels': '0,1'},
         ],
     },
     'x3x0_pcie': {
-        '--args': "type=x300,resource={resource},{args}",
+        '--args': "type=x300,resource={resource},master_clock_rate={master_clock_rate},{args}",
         '--seq-threshold': 0,
         '--drop-threshold': 0,
         '--underrun-threshold': 100,
         '--overrun-threshold': 100,
         '--duration': 60,
         '__tests': [
-            {'--rx_rate': 10e6,   '--channels': '0'},
-            {'--rx_rate': 50e6,   '--channels': '0'},
-            {'--rx_rate': 100e6,  '--channels': '0'},
-            {'--rx_rate': 200e6,  '--channels': '0'},
-            {'--rx_rate': 10e6,   '--channels': '0,1'},
-            {'--rx_rate': 50e6,   '--channels': '0,1'},
-            {'--rx_rate': 100e6,  '--channels': '0,1'},
-
-            {'--tx_rate': 10e6,   '--channels': '0'},
-            {'--tx_rate': 50e6,   '--channels': '0'},
-            {'--tx_rate': 100e6,  '--channels': '0'},
-            {'--tx_rate': 200e6,  '--channels': '0'},
-            {'--tx_rate': 10e6,   '--channels': '0,1'},
-            {'--tx_rate': 50e6,   '--channels': '0,1'},
-            {'--tx_rate': 100e6,  '--channels': '0,1'},
-
-            {'--rx_rate': 10e6, '--tx_rate': 10e6},
-            {'--rx_rate': 50e6, '--tx_rate': 50e6},
-            {'--rx_rate': 100e6,'--tx_rate': 100e6},
-            {'--rx_rate': 200e6,'--tx_rate': 200e6},
-
-            {'--rx_rate': 10e6, '--tx_rate': 10e6, '--channels': '0,1'},
-            {'--rx_rate': 50e6, '--tx_rate': 50e6, '--channels': '0,1'},
+            {'--rx_rate': 10e6,   'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--rx_rate': 100e6,  'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--rx_rate': 200e6,  'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--rx_rate': 10e6,   'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--rx_rate': 100e6,  'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--rx_rate': 9.216e6,  'master_clock_rate': '184.32e6',   '--channels': '0'},
+            {'--rx_rate': 92.16e6,  'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--rx_rate': 184.32e6,  'master_clock_rate': '184.32e6',  '--channels': '0'},
+            {'--rx_rate': 9.216e6,  'master_clock_rate': '184.32e6',   '--channels': '0,1'},
+            {'--rx_rate': 92.16e6,  'master_clock_rate': '184.32e6',  '--channels': '0,1'},
+
+            {'--tx_rate': 10e6,   'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--tx_rate': 100e6,  'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--tx_rate': 200e6,  'master_clock_rate': '200e6',  '--channels': '0'},
+            {'--tx_rate': 10e6,   'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--tx_rate': 100e6,  'master_clock_rate': '200e6',  '--channels': '0,1'},
+            {'--tx_rate': 9.216e6,   'master_clock_rate': '184.32e6',   '--channels': '0'},
+            {'--tx_rate': 92.16e6,   'master_clock_rate': '184.32e6',   '--channels': '0'},
+            {'--tx_rate': 184.32e6,  'master_clock_rate': '184.32e6',   '--channels': '0'},
+            {'--tx_rate': 9.216e6,   'master_clock_rate': '184.32e6',   '--channels': '0,1'},
+            {'--tx_rate': 92.16e6,   'master_clock_rate': '184.32e6',   '--channels': '0,1'},
+
+            {'--rx_rate': 10e6,   'master_clock_rate': '200e6',  '--tx_rate': 10e6},
+            {'--rx_rate': 100e6,  'master_clock_rate': '200e6',  '--tx_rate': 100e6},
+            {'--rx_rate': 200e6,  'master_clock_rate': '200e6',  '--tx_rate': 200e6},
+            {'--rx_rate': 9.216e6,   '--tx_rate': 9.216e6,   'master_clock_rate': '184.32e6'},
+            {'--rx_rate': 92.16e6,   '--tx_rate': 92.16e6,   'master_clock_rate': '184.32e6'},
+            {'--rx_rate': 184.32e6,  '--tx_rate': 184.32e6,  'master_clock_rate': '184.32e6'},
+
+            {'--rx_rate': 10e6, 'master_clock_rate': '200e6',  '--tx_rate': 10e6, '--channels': '0,1'},
+            {'--rx_rate': 50e6, 'master_clock_rate': '200e6',  '--tx_rate': 50e6, '--channels': '0,1'},
+            {'--rx_rate': 9.216e6, '--tx_rate': 9.216e6,  'master_clock_rate': '184.32e6', '--channels': '0,1'},
+            {'--rx_rate': 46.08e6, '--tx_rate': 46.08e6,  'master_clock_rate': '184.32e6', '--channels': '0,1'},
         ],
     },
     'x3x0_2x_10gige': {
-        '--args': "type=x300,addr={addr},second_addr={second_addr},{args}",
+        '--args': "type=x300,addr={addr},second_addr={second_addr},master_clock_rate={master_clock_rate},{args}",
         '--seq-threshold': 0,
         '--drop-threshold': 0,
         '--underrun-threshold': 100,
         '--overrun-threshold': 100,
         '--duration': 60,
         '__tests': [
-            {'--rx_rate': 200e6, '--channels': '0,1'},
+            {'--rx_rate': 200e6,  'master_clock_rate': '200e6', '--channels': '0,1'},
+            {'--rx_rate': 184.32e6,  'master_clock_rate': '184.32e6', '--channels': '0,1'},
         ],
     },
+	'x3x0_dpdk': {
+		'--args': "type=x300,addr={addr},second_addr={second_addr},master_clock_rate={master_clock_rate},{args}",
+        '--seq-threshold': 0,
+        '--drop-threshold': 0,
+        '--underrun-threshold': 100,
+        '--overrun-threshold': 100,
+        '--duration': 60,
+        '__tests': [
+            {'--rx_rate': 200e6, '--tx_rate': 200e6,  'master_clock_rate': '200e6',  '--channels': '1',   '--duration': 600},
+            {'--rx_rate': 100e6, '--tx_rate': 100e6,  'master_clock_rate': '200e6',  '--channels': '0,1', '--duration': 600},
+            {'--rx_rate': 184.32e6, '--tx_rate': 184.32e6,  'master_clock_rate': '184.32e6',  '--channels': '1',   '--duration': 600},
+            {'--rx_rate': 92.16e6,  '--tx_rate': 92.16e6,   'master_clock_rate': '184.32e6',  '--channels': '0,1', '--duration': 600},
+
+            {'--rx_rate': 200e6,  'master_clock_rate': '200e6', '--channels': '0,1'},
+            {'--rx_rate': 184.32e6,  'master_clock_rate': '184.32e6', '--channels': '0,1'},
+        ],
+	}
     'e320_1gige': {
         '--args': "type=e3xx,addr={addr},master_clock_rate={master_clock_rate},{args}",
         '--seq-threshold': 0,
@@ -779,6 +828,7 @@ DEV_TO_TEST = {
     'x3x0_10gige': ['x3x0_10gige'],
     'x3x0_2x_10gige': ['x3x0_2x_10gige'],
     'x3x0_pcie': ['x3x0_pcie'],
+    'x3x0_dpdk': ['x3x0_dpdk'],
     #e320
     'e3201g': ['e320_1gige'],
     'e320xg': ['e320_10gige'],